CURS 7

Poarta ŞI-NU



• Funcționare

a) $V_A = V_B = V_C = V_H \Rightarrow T_{1P}, T_{2P}, T_{3P}$ blocați $\Rightarrow I_{DS} = 0$ și T_{1N}, T_{2N}, T_{3N} conduc și tranzistoarele care conduc fixează V_O:

$$V_O = V_{SS} + R_i \cdot I_{DS} = 0\,V = V_L$$

b) La cel puțin o intrare avem $V_L \Rightarrow$ cel puțin un tranzistor N blocat $\Rightarrow I_{DS} = 0$ și cel puțin unul P conduce $\Rightarrow$

$$\Rightarrow V_O = V_{DD} - R_i \cdot I_{DS} = V_{DD} = V_H$$

A	B	C	F	
0	0	0	1	b)
0	0	1	1	b)
0	1	0	1	b)
0	1	1	1	b)
1	0	0	1	b)
1	0	1	1	b)
1	1	0	1	b)
1	1	1	0	a)

$$F = \overline{A \cdot B \cdot C}$$

Scanned with CamScanner

Obs! Caracteristica statică



Pentru a diminua această variație, se adaugă o poartă inversoare:  dar care însă schimbă logica circuitului, așa că se creează o zonă de tampon: (circuit cu tampon)



= CMOS cu tampon – Circuit de clasa B =

La prima vedere, circuitul cu tampon pare mai lent, deci mai ineficient decât cel fără, dar vom demonstra contrarul printr-un exemplu:

$V_L = 0\ V$; $V_T = \frac{1}{2} V_{DD}$, $V_H = V_{DD}$

a) CMOS fără tampon:





Scanned with CamScanner

$R_{T_N} = R_{T_P}$; $C_P = 50\ pF$

tranzist. N sunt în serie -> R se adună

$t_{PHL} = 2R_{T_N} C_P \ln \frac{V_L - V_H}{V_L - V_T} = 2 \cdot 10^3 \cdot 50 \cdot 10^{-12} \ln \frac{0 - V_{DD}}{0 - \frac{V_{DD}}{2}} \approx 100\ ns \ln 2 = \underline{70\ ns}$

└ timpul în care tr. N conduce

tranzist. P sunt în paralel -> R se divide

$t_{PLH} = \frac{R_{T_P}}{2} \cdot C_P \cdot \ln \frac{V_H - V_L}{V_H - V_T} = 0{,}5 \cdot 10^3 \cdot 50 \cdot 10^{-12} \ln \frac{V_{DD} - 0}{V_{DD} - \frac{V_{DD}}{2}} \approx 25\ ns \ln 2 = \underline{17\ ns}$

└ tranziția când P conduce

$t_{pd} = \frac{t_{PHL} + t_{PLH}}{2} = \boxed{44\ ns}$

b) CMOS cu tampon



partea aceasta e integrată

are tranzistoarele N în paralel și P în serie



- $t_{PHL} = t_1 + t_3 + t_5$

  unde $t_1 = R_{T_N} \cdot C_{i_1} \cdot \ln 2$

  $t_3 = \frac{R_{T_P}}{2} \cdot C_{i_2} \ln 2$

  └ tranz. P conduce

  $t_5 = R_{T_N} C_P \cdot \ln 2$

și capacitățile interne sunt mici, de 5 pF ($= C_i$)

Deci $t_{PHL} = \ln 2 \left(R_{T_N} C_i + \frac{R_{T_P}}{2} \cdot C_i + R_{T_N} \cdot C_P \right) =$

$= 0{,}7 \left(10^3 \cdot 5 \cdot 10^{-12} + 0{,}5 \cdot 10^3 \cdot 5 \cdot 10^{-12} + 10^3 \cdot 50 \cdot 10^{-12} \right) = \underline{40\ ns}$

- $t_{PLH} = t_2 + t_4 + t_6$ unde $t_2 = R_{T_P} C_{i_1} \cdot \ln 2$

  $t_4 = \frac{R_{T_N}}{2} \cdot C_{i_2} \ln 2$

  $t_6 = R_{T_P} \cdot C_P \ln 2$

Scanned with CamScanner

Deci $t_{pLH} = \ln 2 \left(R_{T_P} C_{i1} + \frac{R_{TN}}{2} C_{i2} + R_{T_P} C_P\right) = 0,7 * (5 + 2,5 + 50) = 40\ ns$

$t_{pd} = \frac{t_{pHL} + t_{pLH}}{2} = \boxed{40\ ns}$

➤ Poarta CMOS cu impedanță ridicată la ieșire



Dacă legăm F_1 și F_2 împreună, cât este F?

F_1	F_2	F
0	0	0
0	1	X
1	0	X
1	1	1

} IDK

Datele sunt organizate pe magistrale:

- adresă (unidirecționale)
- date (bidirecționale)
- comandă (bidirecționale)

○ Structura porții:



○ Funcționare

a) $V_C = V_L \Rightarrow V_x = V_H \Rightarrow T_{1P}$ blocat

$\Rightarrow T_{1N}, T_{2P}, T_{2N}$ blocate

V_o = este pe imp. ridicată

b) $V_C = V_H \Rightarrow V_x = V_L \Rightarrow T_{1P}$ conduce

$\Rightarrow T_{1N}$ conduce

Deci $V_o = \overline{V_i}$

V_C	V_i	V_o
V_L	V_L	X
V_L	V_H	X
V_H	V_L	V_H
V_H	V_H	V_L

Scanned with CamScanner